CPLD/FPGA设计与应用基础教程:从Verilog HDL到SystemVerilog
定 价:79 元
丛书名:普通高校“十三五”规划教材
- 作者:郭利文,邓月明 著
- 出版时间:2019/8/1
- ISBN:9787512429918
- 出 版 社:北京航空航天大学出版社
- 中图法分类:TP332.1
- 页码:403
- 纸张:胶版纸
- 版次:1
- 开本:16开
《CPLD/FPGA设计与应用基础教程:从Verilog HDL到SystemVerilog》涵盖了Verilog HDL和SystemVerilog设计、仿真及验证所需的理论知识点,同时涵盖了时序约束等与CPLD/FPGA设计相关的重要知识点。从Verilog HDL基础语法出发,逐渐过渡到Sys-temVerilog。《CPLD/FPGA设计与应用基础教程:从Verilog HDL到SystemVerilog》包含了Verilog HDL和SystemVerilog基础语法及新进展,所涉及的实例均在实际中应用过,所涉及的各类CPLD/FPGA平台均为目前全球主流的CPLD/FPGA开发平台。
《CPLD/FPGA设计与应用基础教程:从Verilog HDL到SystemVerilog》既可作为高年级本科生或研究生的CPLD/FPGA教材,又可作为从事CPLD/FPGA项目开发实践的工程技术人员的参考书。
2006年,自Google首席执行官埃里克·施密特在搜索引擎大会上首次提出“云计算”的概念以来,过去十来年围绕云计算、大数据等方面的科技与研究迅速发展,日新月异。特别是2016年Alphago第一次战胜了人类顶尖围棋棋手后,基于云计算、大数据而衍生出来的人工智能又达到了一个新的起点。过去三年,全球的科技界以云计算、大数据、人工智能以及互联网科技为核心,重新对过去进行总结,对未来进行布局,尤其是半导体行业,更是发生了翻天覆地的变化-2015年,ADI收购Line-ar;西部数据收购Sandisk;收购了LSI和PLX公司的安华高收购Broadcom后,华丽变身为新Broadcom公司。2016年,高通收购NXP,软银收购ARM,Intel收购Al-tera; 2017年,Intel收购Mobileye,东芝芯片业务出售,Broadcom收购Brocade,Marvell收购Carvium。2018年收购了Actel公司和PMC公司后的Microsemi被Microchip收购,而高通并购NXP失败……。各种大型跨国、跨行业、跨领域的半导体并购案层出不穷,不仅涉及数字器件领域,也涉及模拟器件领域;不仅涉及科技公司本身,还涉及各类大型金融财团;不仅有大鱼吃小鱼的并购,还有蛇吞象的重组;不仅有对本行业的兼并,还有跨领域的转型……。随着人工智能、大数据和云计算的迅速发展,需要大量的计算能力和资源,因此,具有超强计算天赋的CPLD/FPGA迅猛发展,它们出现在各类数据中心和HPC的基础架构中,并承担着核心的计算任务。
本书基于此时代背景,结合当前主流的CPLD/FPGA设计理念,根据作者多年的实践经验,系统比较了目前最为流行的Verilog HDL和SystemVerilog的语法特点,从基础的语法结构入门到简单程序设计,从有限状态机到接口,从设计到仿真,从断言到功能覆盖,从功能到时序,一一涵盖,系统地对Verilog HDL和SystemVeril-og语法应用进行了详细探讨。全书实例丰富,图文并茂,由浅人深,详细地介绍了CPLD/FPGA的设计与应用。
全书分为四大部分,共11章。第一部分是第1章,重点介绍CPLD/FPGA的基本概念,包括发展历程、硬件架构及基本原理,并简单介绍CPLD/FPGA的设计理念、设计语言及验证流程等。第二部分涵盖第2~5章,主要介绍传统的Verilog HDL的语法逻辑,其中第2章重点介绍Verilog HDL语言的语法基础及相关应用,包括模块与端口的定义、注释、时延以及三种抽象层级不同的描述:数据流描述、行为级描述和结构化描述等。第3章主要介绍Verilog HDL语法的基本要素,包括标识符、数据类型、数值集合、关键词、参数、表达式及编译程序指令等。第4章主要介绍Verilog HDL语法中的语句块、高级程序设计语句、模块的参数描述、任务及函数等高阶描述。第5章重点介绍Verilog HDL语言中的任务及函数。第三部分包括第6、7、9、10章和第11章,重点介绍SystemVerilog的基础语法,以及如何进行设计、仿真、断言及功能覆盖等。其中,第6章重点介绍SystemVerilog之有别于Verilog 状态机的基本概念、算法描述、基本语法要素、状态初始化与编码、Full Case与Par-allel Case及有限状态机的描述等。第9章主要讲述在基于时钟的硬件设计世界里,如何通过硬件线程以及线程与线程之间的接口进行SystemVeirilog设计,同时重点介绍SystemVerilog的新类型interface及新结构体modport。第10章主要就Sys-temVerilog特有的仿真特性进行具体详细的介绍,并重点介绍SystemVerilog的类、随机化及并行线程的使用。第11章主要讲述SystemVerilog语言最为重要的两个验证性能:断言与功能覆盖,并分别详细介绍断言和功能覆盖,包括断言的种类、断言的构成、序列与属性的特点等,同时全面讲述功能覆盖的组合、特点以及如何进行覆盖率分析等。第四部分是第8章,主要就同步数字电路时序分析与优化方面进行重点讨论,包括同步数字电路的基本概念、D触发器的工作原理、亚稳态的产生原理,以及同步寄存器、同步数字系统的时序约束、时钟的概念、10时序分析、时序例外、PLL及如何进行时序优化。
第1章 概述
1.1 CPLD/FPGA发展演变
1.2 乘积项结构的基本原理
1.3 查找表结构的基本原理
1.4 Virtex UltraScale+系列FPGA简介
1.5 CPLD/FPGA设计与验证流程
1.5.1 系统级功能定义与模块划分
1.5.2 寄存器传输级与门级描述
1.5.3 系统综合编译
1..5.4 布局规划与布线
1.5.5 仿真
1.5.6 程序设计下载配置
1.5.7 测试与验证
1.6 CPLD/FPGA开发平台简介
1.7 硬件描述语言的介绍
1.8 硬件语言与软件语言的区别
本章小结
思考与练习
第2章 Verilog HDL入门指南
2.1 模块
2.2 模块端口及声明
2.3 注释
2.4 数据流描述
2.4.1 连续赋值语句
2.4.2 时延
2.5 行为级描述
2.5.1 initial语句
2.5.2 always语句
2.5.3 时序控制
2.6 结构化描述
2.6.1 门级建模及描述
2.6.2 用户定义原语(UDP)
2.6.3 模块例化
2.7 混合描述
本章小结
思考与练习
第3章 Verilog HDL语法要素
3.1 标识符
3.2 数值集合
3.2.1 数字
3.2.2 字符串
3.2.3 参数
3.3 数据类型
3.3.1 线网类型
3.3.2 变量类型
3.4 数组
3.5 内建门级原语
3.6 操作数
3.6.1 常数、参数、线网与变量
3.6.2 位选择及部分位选
3.6.3 存储单元
3.6.4 功能调用
3.7 操作符
3.7.1 算术操作符
3.7.2 关系操作符
3.7.3 相等操作符
3.7.4 逻辑操作符
3.7.5 按位操作符
3.7.6 缩减操作符
……
第4章 Verilog HDL语法进阶描述
第5章 任务及函数
第6章 SystemVerilog基础语法
第7章 有限状态机设计
第8章 同步数字电路与时序分析
第9章 硬件线程与接口
第10章 SystemVerilog仿真基础
第11章 断言与功能覆盖
参考文献